## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-283625

(43)Date of publication of application: 07.10.1994

(51)Int.Cl.

H01L 23/15 // H01L 23/50 H01L 25/04 H01L 25/18

(21)Application number: 05-090791

(71)Applicant: TOPPAN PRINTING CO LTD

(22)Date of filing:

25.03.1993

(72)Inventor: OKANO TATSUHIRO


OFUSA TOSHIO **SEKINE HIDEKATSU TSUKAMOTO TAKETO** 


### (54) MULTICHIP SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To prevent the stripping off of semiconductor chips from a glass substrate and cracking of the chips due to thermal expansion or contraction and, at the same time, to improve the heat radiation property of the chips by using the glass substrate having nearly the same coefficient of thermal expansion as the chips have as an insulating substrate.

CONSTITUTION: The semiconductor device is constituted by mounting a plurality of semiconductor chips 6a-6d on a semiconductor mounting wiring substrate of a wiring circuit substrate 3 composed of a glass substrate 1 used as an insulating substrate and ilb.). wiring circuit layer 2 formed on the substrate 1 and leads 5 fixed to the periphery of the glass substrate 1 by means of an adhesive layer 4 as external terminals. The chips 6a-6d are connected to the wiring circuit layer 2 through bumps 7b. Therefore, the stripping off of the chips 6a-6d from the glass substrate or cracking of the chips 6a-6d due to thermal expansion or contraction can





be prevented and the reliability of this semiconductor device can be improved.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平6-283625

(43)公開日 平成6年(1994)10月7日


(51)Int.Cl. <sup>5</sup> H 0 1 L 23/15 // H 0 1 L 23/50 25/04	識別記号	厅内整理番号 9272-4M	FI	技術表示箇所
	L			
		8719-4M	H 0 1 L	,
		審査請求	未請求 請求項	25/04 Z 『の数1 FD (全 5 頁) 最終頁に続く
(21)出願番号	特願平5-90791		(71)出願人	
(22)出願日	平成5年(1993)3月	]25 日	(72)発明者	凸版印刷株式会社 東京都台東区台東1丁目5番1号 岡野 達広 東京都台東区台東一丁目5番1号 凸版印
			(72)発明者	刷株式会社内 大房 俊雄 東京都台東区台東一丁目5番1号 凸版印 刷株式会社内
				関根 秀克 東京都台東区台東一丁目 5 番 1 号 凸版印
			•	刷株式会社内 弁理士 田冶米 登 (外1名) 最終頁に続く

## (54)【発明の名称】 マルチチップ半導体装置


#### (57)【要約】

【目的】 マルチチップ半導体装置の信頼性と放熱性とを向上させる。

(a)



(b)



#### 【特許請求の範囲】

【請求項1】 絶縁性基板、その上に形成された配線回 路層、及び外部端子となるリードからなる半導体搭載用 配線基板に、複数の半導体チップを搭載したマルチチッ プ半導体装置において、絶縁性基板がガラス基板である ことを特徴とするマルチチップ半導体装置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】との発明は、複数のLSIなどの 半導体チップを搭載したマルチチップ半導体装置に関す 10 る。

#### [0002]

【従来の技術】従来のマルチチップ半導体装置において は、図3に示すように、アイランドとリードとからなる リードフレームの当該アイランド31上に、絶縁性基板 32とその上に配設された導体パターン33と複数の半 導体チップ34a~34bとからなるプリント配線基板 35が接着されている。との場合、プリント配線基板3 5の周囲にリードフレームのインナーリード36が配さ れ、プリント配線基板35の導体バターン33とインナ 20 ーリード36とがワイヤーボンディング法によりワイヤ -37aで接続される。また、半導体チップ34a~3 4 b も導体パターン33とワイヤー37bで接続され、 全体が樹脂38により封止された構造となっている。 [0003]

【発明が解決しようとする課題】しかしながら、従来の マルチチップ半導体装置においては、プリント配線基板 の絶縁性基板として半導体チップの熱膨脹係数と大きく 異なるガラスエポキシ基板やポリイミド基板を使用して いるために、プリント基板と半導体チップとが膨脹、収 30 縮を繰り返すことにより半導体チップがプリント配線基 板から剥離したり、半導体チップにクラックが発生した りするため、半導体装置そのものの信頼性が低下すると いう問題があった。

【0004】また、ガラスエポキシ基板やポリイミド基 板は熱伝導性が十分ではなく、しかも、とのようなプリ ント配線基板に半導体チップを直接実装しているので、 半導体装置が発した熱を外部へ放熱しにくいという問題 があった。また、リードとプリント基板とは細いワイヤ 率が非常に低く、この点でも放熱性に問題があった。特 に、熱の発生源である半導体チップを複数搭載するマル チチップ半導体装置においては、放熱性を向上させると いうことが重大な問題となっていた。

【0005】との発明は、以上のような従来技術の問題 点を解決しようとするものであり、高い信頼性と優れた 放熱性とを有するマルチチップ半導体装置を提供すると とを目的とする。

#### [0006]

チップとほぼ同等の熱膨張係数を有するガラス基板を使 用することにより上述の目的が達成できることを見出 し、この発明を完成させるに至った。

【0007】即ち、この発明は、絶縁性基板、その上に 形成された配線回路層、及び配線基板の外部端子となる リードからなる半導体搭載用配線基板に、複数の半導体 チップが搭載されているマルチチップ半導体装置におい て、絶縁性基板がガラス基板であることを特徴とするマ ルチチップ半導体装置を提供する。

#### [0008]

【作用】この発明のマルチチップ半導体装置において は、半導体チップと熱膨脹係数がほぼ同等であるガラス 基板を使用するので、熱による膨脹、収縮によりガラス 基板上から半導体チップが剥離したり、半導体チップに クラックが生じたりすることを防止することが可能とな る。

【0009】また、ガラス基板は、従来のガラスェポキ シ基板やボリイミド基板に比べ熱伝導率が良好なため、 半導体装置の放熱性を改善することが可能となる。

【0010】更に、リードをガラス基板上に配すればリ ードからの放熱効率も髙めることが可能となる。

#### [0011]

【実施例】以下、との発明を図面に基づいて詳細に説明 する。なお、図において同じ番号は同一又は同等の構成 要素を示している。

【0012】図1(a)は、この発明のマルチチップ半 導体装置の好ましい実施例の平面図であり、同図(b) はその概略側面図である。同図にあるように、この発明 のマルチチップ半導体装置は、絶縁性基板としてのガラ ス基板1とその上に形成された配線回路層2とからなる 配線回路板3と、ガラス基板1の周辺に接着層4により 固定された外部端子となるリード5とからなる半導体搭 載用配線基板に、複数の半導体チップ6a~6dが搭載 された構造を有する。との場合、半導体チップ6 a~6 dは、バンプ7bを介してガラス基板1上の配線回路層 2に接続されている。また、リード5のインナーリード 5 a は、配線回路層 2 のターミナル 2 a とバンプ 7 a に より接続されている。

【0013】との発明において、ガラス基板1は、配線 ーで接続されているだけなので、リードから放熱する効 40 回路層2や半導体チップ6a~6dなどの支持部材であ り、しかも半導体装置の放熱性を向上させるためのもの である。このようなガラス基板1としては、半導体チッ プと熱膨脹係数が近似したものを使用することが好まし 41

> 【0014】なお、半導体チップ6a~6dと配線回路 層2との電気的接続をワイヤーボンディング法により行 う場合には、半導体チップ6a~6dのガラス基板1上 への接着は種々の接着剤を用いて行うことができる。

【0015】なお、ガラス基板1として光透過性のもの 【課題を解決するための手段】この発明者らは、半導体 50 を使用することにより、半導体チップ6a~6dと配線 回路層2とをバンブ接続やTAB接続をする場合に、ガ ラス基板の裏面から、接続の位置合わせが容易にできる

【0016】配線回路層2は、複数の半導体チップ同士 を互いに導通させ、また半導体チップとリード5とを電 気的に接続させるものであり、例えば、導電ベーストの スクリーン印刷法により形成したり、金属薄膜、透明導 電膜、あるいは透明導電膜上に金属薄膜が形成された複 合導電膜を、真空蒸着法やスパッタ法、あるいはメッキ 法などにより絶縁膜2上に形成し、それをフォトリソグ 10 用してパターニングする。 ラフ技術、エッチング技術を利用してパターニングする ことにより形成したりすることができる。なお、フォト リソグラフ技術を使用すると、配線回路層2の微細バタ ーン化が可能となり、半導体装置の髙密度実装を実現す るととができる。

【0017】配線回路層2を熱伝導性と導電性とが、銅 箔等に比べて低いITOをパターニングしたものから形 成した場合には、更にそのITOパターン上にニッケル などの高い熱伝導性と導電性とを有する材料で被覆する ことが好ましい。これにより配線回路層2を経由して半 20 **導体チップからリード5への熱の伝達の効率を向上させ** るととができる。

【0018】接着層4は、前述したようにリード5をガ ラス基板 1 に固定するためのもので、例えば、絶縁性の 両面接着テープを使用することができる。

【0019】リード5は、半導体装置の外部端子として 機能し、且つガラス基板1や配線回路層2を介して半導 体チップから伝達される熱を外部へ放熱する機能も有す る。従って、図1に示すように、放熱性向上のためにガ ラス基板1上に固定することが好ましい。このようなリ 30 ード5としては、一般的なリードフレームを好ましく使 用することができる。その材質も一般的な鉄系合金や銅 系合金などを使用することができる。 なお、リード5の インナーリード5 a には、配線回路層2のターミナル2 aとの接続を容易にするために、金やハンダなどの薄層 を常法により形成しておいてもよい。

【0020】パンプ7a及び7bとしては、一般的なバ ンプを利用することができ、例えば金やハンダのバンプ を使用することができる、なお、図1の例では、リード 5と配線回路層2、及び半導体チップ6a~6dと配線 40 回路層2とのそれぞれの電気的接続をバンプ接続した が、これに限らずワイヤーボンディング法により金やア ルミのワイヤーで接続することもできる。また、TAB 接続部材を用いて接続することもでき、異方性導電性接 **着剤を使用して接続することもでき、これらの接続法を** 組み合わせることもできる。また、リード5と配線回路 層2のターミナル2aとの接続は、電解メッキ法により ニッケル、金、銅、パラジウムなどのメッキ金属で複数 の接続部分を一度に接続することもでき、これによりリ ード5との接続面積を大きくすることができるため、半 50 【図面の簡単な説明】

導体装置の熱伝導性と放熱性とを更に向上させることが できる。

【0021】との発明のマルチチップ半導体装置は、以 下に説明する方法により製造することができる。例え ば、図1に示したマルチチップ半導体装置は図2に示し たように製造することができる。

【0022】まず、透明導電層として「TOが片面に形 成されたガラス基板1(松崎真空株式会社製)の当該I TO層を、フォトリソグラフ技術、エッチング技術を利

【0023】とのITO層上に、選択無電解メッキプロ セスにより金属薄膜を形成して配線回路層2を形成す る。とのような選択無電解メッキプロセスとしては、例 えばメルテックス株式会社製のメルトプレートプロセス を用いることができ、これによれば「T〇層上に約0.  $5 \mu$ m厚のニッケル薄膜と、更にその上に約 $0.05 \mu$ m厚の金薄膜を形成することができる。

【0024】更に、このガラス基板1の周辺部に絶縁性 テープなどの接着層4を設ける。そしてリード5及び後 工程で搭載する半導体チップ6 a ~ 6 d と接続すべき配 線回路層2の部分にバンプ7a、7bを常法により形成 する(図2(a))。

【0025】次に、図2(b)に示すような通常のリー ドフレーム8のインナーリード5 aを、図2 (a) に示 したガラス基板1の接着層4に固定し(図2(c))、 更に、半導体チップ6a~6dを、フェイスダウン方式 で配線回路層2と接続すべき箇所に位置合わせし、半導 体チップの接続部とインナーリード接続部とを熱圧着す る(図2(d))。

【0026】この後は、常法により洗浄し、更に必要に 応じて、樹脂封止を行い、リードフレームのフレーム部 分を除去することによりマルチチップ半導体装置を製造 することができる。

【0027】なお、インナーリード5aをガラス基板1 の接着層4に固定するに先立って、半導体チップ6 a~ 6 dをガラス基板1に搭載することもできる。この場合 には、半導体チップの実装効率と信頼性の向上を図ると とができる。

[0028]

【発明の効果】この発明マルチチップ半導体装置によれ ば、半導体チップと熱膨脹係数がほぼ同等であるガラス 基板を使用するので、熱による膨脹、収縮によりガラス 基板上から半導体チップが剥離したり、半導体チップに クラックが生じたりすることを防止することが可能とな り、髙い信頼性を実現できる。また、使用するガラス基 板は、従来のガラスエポキシ基板やポリイミド基板に比 へ熱伝導率が良好なため、放熱性を改善することができ る。特に、リードをガラス基板上に配すればリードから の放熱効率も高めることができる。

【図1】この発明のマルチチップ半導体装置の好ましい 実施例の平面図(図1 (a)) と概略側面図 (図1 (b)) である。

【図2】との発明のマルチチップ半導体装置の製造工程 図である。

【図3】従来のマルチチップ半導体装置の断面図であ る。

【符号の説明】

1 ガラス基板

\*2 配線回路層

3 配線回路板

4 接着層

5 リード

5a インナーリード


6a~6d 半導体チップ

7a、7b バンプ


8 リードフレーム

【図1】







(b)





【図3】




(a)







(d)



フロントページの続き

(51) Int.Cl.' H 0 1 L 25/18 識別記号 庁内整理番号 FΙ

技術表示箇所

(72)発明者 塚本 健人 東京都台東区台東一丁目5番1号 凸版印 刷株式会社内